%0 Journal Article
%T Tri-stage buffer used in the high-speed communication by the addition of SRAM<br>引入SRAM的三级缓存技术在高速通信中的应用
%A 史赟
%A 郑永秋
%A 任勇峰
%J 重庆邮电大学学报(自然科学版)
%D 2012
%I 
%X 在高速通信过程中，数据处理系统通常需要数据缓存来实时存储收到的数据。利用现场可编程门阵列（field programmable gate array，FPGA）内部资源构建的先进先出(first in first out，FIFO)，其容量有限，在数据通信过程中由于读写速度不匹配而导致FIFO溢出，从而出现丢数现象。为此设计并实现了一种三级缓存结构，在FPGA外部引入1 MByte容量的静态随机存储器（static random access memory，SRAM）作为中间级缓存，输入级和输出级缓存为FPGA内部的FIFO，FPGA控制数据的传输和对SRAM的读写操作。采用三级缓存技术，简化了硬件复杂度，提高了设计的可实现性，经多次测试表明，本技术稳定可靠。
%K 三级缓存
%K 静态随机存储器
%K 先进先出（FIFO）
%K 现场可编程门阵列（FPGA）
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=01BA20E8BA813E1908F3698710BBFEFEE816345F465FEBA5&cid=96E6E851B5104576C2DD9FC1FBCB69EF&jid=5C2694A2E5629ECD6B59D7B28C6937AD&aid=F1E2B134F3CCFA0870DB5284FB0023E0&yid=99E9153A83D4CB11&vid=B91E8C6D6FE990DB&iid=CA4FD0336C81A37A&sid=BFE7933E5EEA150D&eid=E84BBBDDD74F497C&journal_id=1673-825X&journal_name=重庆邮电大学学报(自然科学版)&referenced_num=0&reference_num=6