%0 Journal Article
%T Impacto de la memoria cache en la aceleraci車n de la ejecuci車n de algoritmo de detecci車n de rostros en sistemas empotrados
%A Ernesto del Toro Hern芍ndez
%A Alejandro Jos谷 Cabrera Sarmiento
%A Santiago S芍nchez Solano
%A Alejandro Cabrera Aldaya
%J Ingenierˋ-a Electrˋ3nica, Automˋˋtica y Comunicaciones
%D 2012
%I Instituto Superior Polit谷cnico Jos谷 Antonio Echeverr赤a (Cujae)
%R 10.1234/rielac.v33i2.124
%X En este trabajo se analiza el impacto de la memoria cache sobre la aceleraci車n de la ejecuci車n del algoritmo de detecci車n de rostros de Viola-Jones en un sistema de procesamiento basado en el procesador Microblaze empotrado en un FPGA. Se expone el algoritmo, se describe una implementaci車n software del mismo y se analizan sus funciones m芍s relevantes y las caracter赤sticas de localidad de las instrucciones y los datos. Se analiza el impacto de las memorias cache de instrucciones y de datos, tanto de sus capacidades (entre 2 y 16 kB) como de tama o de l赤nea (de 4 y 8 palabras). Los resultados obtenidos utilizando una placa de desarrollo Spartan3A Starter Kit basada en un FPGA Spartan3A XC3S700A, con el procesador Microblaze a 62,5 MHz y 64 MB de memoria externa DDR2 a 125 MHz,  muestran un mayor impacto de la cache de instrucciones que la de datos, con valores 車ptimos de 8kB para la cache de instrucciones y entre 4 y 16kB para la cache de datos. Con estas memorias se alcanza una aceleraci車n de 17 veces con relaci車n a la ejecuci車n del algoritmo en memoria externa. El tama o de la l赤nea de cache tiene poca influencia sobre la aceleraci車n del algoritmo.
%U http://rielac.cujae.edu.cu/index.php/rieac/article/view/124